Style skrev:om man har en backkanal från bufferten till det som föder bufferteren som styr hastigheten blir det inga som helst problem med att saker hamnar på hög. Detta förutsätter givietvis att transporten är kapabel till variabel läshastighet. Det är ju helt bakvänt att DACen måste styras av transporten. Hade konstruktörerna av protokollet tänkt till hade de självklart gjort tvärtom
Jo, det är sant, men det har väl inget med paketbaserade protokoll att göra? Problemet uppstår när det är flera klockor inblandade, och som du säger är det bäst om DAC-klockan får vara master. Men om det skulle vara flera DACar kvarstår problemet. Enda lösningen är väl att sätta alla DACar och ADCer i samma burk och det låter sig kanske inte alltid göras (jag far iväg mot studioelektronik nu, OT mao, ajabaja
